קליטה אמינה של שמונה ערוצי LVDS מסונכרנים בקצב 65 MSPS לכל ערוץ.
מקרה בוחן אנונימי · ביטחון ותעופה
פלטפורמת רכישת נתונים מהירה מבוססת FPGA
מערכת רכישת נתונים מקצה לקצה שקלטה שמונה יציאות LVDS טוריות מכרטיס AD9222, שחזרה דגימות 12 bit ב־FPGA והעבירה את הנתונים דרך Linux משובץ אל מחשב מארח באמצעות Ethernet.
- התקשרות
- תוכנית פיתוח של 3 עד 6 חודשים
- מצב
- שולבה והופעלה באופן מבצעי
- תחום
- ביטחון ותעופה
האתגר
רכישה רב־ערוצית, יישור ותעבורה למארח
מימוש יישור שעון, מסגרת, ביט, מילה וערוץ בתוך ה־FPGA.
שילוב נתיב ה־FPGA עם HPS של DE10-Standard, Linux משובץ ותוכנת רכישה במחשב.
היקף הפתרון
מסירה מלאה מהמחבר ועד המחשב
העבודה חיברה בין הכרטיס, ה־FPGA, Linux משובץ ויישומי המארח.
דרישות וארכיטקטורה
הגדרת ארכיטקטורת רכישה, בקרה, buffering, תעבורה ואימות סביב AD9222.
מתאם LTL-ADA-101
פיתוח סכמה ו־PCB של HSMC ל־Tyco ותיאום ייצור והרכבה.
FPGA RTL
מימוש מקלט LVDS, יישור, שחזור ערוצים, buffering, בקרה ומצבי רכישה.
Linux משובץ
פיתוח יישום רכישה ובקרה בצד HPS של DE10-Standard.
Ethernet ותוכנת מארח
מימוש TCP ו־UDP וכלים לקליטה, שמירה, ייצוא, תצוגה וניתוח.
אימות ומסירה
סימולציה, debug על הכרטיס, בדיקות מכשור, תיעוד ותמיכה באינטגרציה.
תוצאות מאומתות
ביצועים שנבדקו במערכת
הנתונים מתארים את המימוש שנבדק ואינם הבטחה כללית לכל תצורה.
- 8
- ערוצי ADC בו־זמנית
- 12 bit
- רוחב דגימה משוחזר
- 65 MSPS
- קצב מאומת לכל ערוץ
- TCP + UDP
- מצבי תעבורת Ethernet
אסטרטגיית אימות
הפרדת בעיות דיגיטליות, אנלוגיות ומערכתיות
הבדיקות שילבו תבניות ידועות, מכשור מעבדתי ותצפית לאורך נתיב הנתונים.
- ✓תבניות בדיקה מובנות של AD9222
- ✓אותות אנלוגיים ידועים
- ✓ניתוח פנימי באמצעות SignalTap
- ✓בדיקות אוסצילוסקופ ולוג'יק אנלייזר
- ✓בדיקת הנתונים במחשב המארח
טכנולוגיות
פלטפורמות, כלים וממשקים
AD9222Terasic DE10-StandardHSMCLTL-ADA-101Serial LVDSVHDLSystemVerilogCQuartus PrimeSignalTapModelSim / QuestaEmbedded LinuxTCP / UDP Ethernet
פנייה הנדסית